אלקטרוניקה‮ ‬ומחשבים‮ ‬ה‮-‬תשס‮"‬א

תמליל

1 מדינת ישראל משרד החינוך א. ב. ג. ד. משך הבחינה: ארבע שעות. מבנה השאלון ומפתח ההערכה: - - סוג הבחינה: מועד הבחינה: סמל השאלון: נספחים: גמר לבתי ספר אלקטרוניקה לטכנאים ומחשבים ה, ולהנדסאים אביב אביב תשס"א, תשס"א, סמל א. ב. ג. נוסחאון במחשבים ומיקרומעבדים לכיתה י"ד נוסחאון בתורת הרשת לכיתה י"ד נספח לשאלה אלקטרוניקה ומחשבים ה מגמת הנדסת חשמל אלקטרוניקה (כיתה י"ד) הוראות לנבחן בשאלון זה שני פרקים, ובהם שמונה שאלות. יש לבחור ולהשיב על ארבע שאלות בלבד, שאלה אחת לפחות מכל פרק. לכל שאלה 5 נקודות. סך הכול נקודות. חומר עזר מותר לשימוש: נוסחאון מודפס, בית ספרי, לשפת C ומחשבון. הדבק על הנוסחאון את מדבקת הנבחן שלך. בתום הבחינה צרף את הנוסחאון למחברת הבחינה שלך. הוראות מיוחדות: ענה על מספר השאלות הנדרש בשאלון. המעריך יקרא ויעריך את מספר השאלות הנדרש בלבד, לפי סדר כתיבתן במחברתך, ולא יתייחס לתשובות עודפות.. אין צורך להעתיק את השאלה שבחרת למחברתך, די לרשום את מספרה ולהשיב עליה.. כל תשובה לשאלה חדשה יש להתחיל בעמוד חדש. 3. אם לדעתך חסרים נתונים הדרושים לפתרון השאלה, הינך רשאי לקבוע אותם, בתנאי שתנמק את קביעתך..4 בכתיבת פתרונות לתרגילים חישוביים, קבלת מ רב הנקודות על ידי הנבחן מותנית בהקפדה על השלמת כל המהלכים הבאים, בסדר שבו הם רשומים:.5 רישום הנוסחה המתאימה. * הצבה (כל הערכים ביחידות המתאימות). * חישוב (אפשרי באמצעות מחשבון). * רישום התוצאה המתקבלת, ביחד עם יחידות המידה המתאימות. תתקבלנה תוצאות עם דיוק של ספרות משמעותיות אחרי הנקודה. * יש ללוות כל פתרון של תרגיל בהסבר קצר, בהתאם לנסיבות. * יש להקפיד ולרשום את כל התשובות, אך ורק בעט (כדורי או נובע) ולא בעיפרון. 6. הקפד לנסח את תשובותיך וסרטט את תרשימיך כהלכה. כתוב את תשובותיך בכתב יד ברור, קריא ונקי. גם בכך תלויה הערכת תשובותיך..7 ההנחיות בשאלון זה מנוסחות בלשון זכר, אך מכוונות לנבחנות ולנבחנים כאחד. בהצלחה! בשאלון זה 6 עמודים ו 9 עמודי נספחים.

2 אלקטרוניקה ומחשבים ה, - - השאלות בשאלון זה שני פרקים, ובהם שמונה שאלות. יש לבחור ולהשיב על ארבע שאלות בלבד, שאלה אחת לפחות מכל פרק. לכל שאלה 5 נקודות. סך הכול נקודות. פרק ראשון: מחשבים ומיקרומעבדים ענה על שאלה אחת לפחות מבין השאלות 4 (לכל שאלה 5 נקודות). שאלה הרכיב 854 חובר למחשב אישי (PC) במיפוי קלט/פלט, בכתובות. 33 H 3 H דפי המפרט של הרכיב נתונים בנספח ג'. להדק CLK של הרכיב חובר מתנד שתדרו. MHz להלן נתונה תת שגרה, FEQ המפעילה את הרכיב: FEQ: MOV DX, 33H MOV AL, B 3 OUT DX, AL 4 MOV DX, 3H 5 MOV AL, 64H 6 OUT DX, AL 7 MOV AL, H 8 OUT DX, AL 9 ET א. ב. התייחס לתת השגרה, והסבר מה משמעות הסיביות במילת הבקרה הנשלחת לרכיב. 854 חשב את תדר המוצא, בהדק. OUT המשך בעמוד 3

3 אלקטרוניקה ומחשבים ה, שאלה התכנית שלהלן מפיקה אות במ פתח פלט שכתובתו. 3H #include<stdio.h> #include<conio.h> #include<dos.h> void gal (int t,int t) { int i ; for (i= ; i<=3 ; i++) { outportb (x3, x) ; delay (t) ; outportb (x3, x) ; delay (t) ; } } void kel () { int t_on, t_off ; printf ("enter time on") ; scanf (" %d", &t_on) ; printf ("enter time off") ; scanf (" %d", &t _ off) ; gal (t_on, t_off) ; } void main () { clrscr () ; kel () ; } הסבר מה מבצעת הפונקציה. gal הנח שהפונקציה kel קלטה את הערכים = t_on, t_off = 3 ; וסרטט את האות בסיבית האפס של מ פתח הפלט. המשך בעמוד 4 א. ב.

4 אלקטרוניקה ומחשבים ה, # include < stdio.h > # include < conio.h > void main ( ) { clrscr ( ) ; int mat [5],i,m ; for (i = ; i < 5 ; i + +) scanf ("% d", &mat [i]) ; m = mat [] ; for (i = ; i < 5 ; i + +) { if (mat [i] > m) m = mat [i] ; printf ("% d\n",m) ; שאלה 3 נתונה התכנית הבאה בשפת : C } } עבור נתוני הקלט ( 7 5, 9, 3,, ראשון, 7 אחרון) ציין את ערכיו של המשתנה m במהלך ביצוע התכנית, והסבר מה מבצעת התכנית. שאלה 4 המערך DATA מכיל מספרים מסוג. IT כתוב תכנית בשפת C הקולטת ערכים למערך, DATA סופרת את כמות המספרים שערכם בין ל 8 (גדולים מ וקטנים מ 8 ), מחשבת את הממוצע החשבוני של המספרים האלה, ומדפיסה אותו. המשך בעמוד 5

5 אלקטרוניקה ומחשבים ה, 5 נקודות) פרק שני: תורת הרשת ענה על שאלה אחת לפחות מבין השאלות 5 8 (לכל שאלה I Ω שאלה 5 באיור לשאלה 5 נתון מעגל חשמלי. חשב את הזרם. I הינך רשאי לפתור בכל דרך שתבחר. 3 Ω E V 5 Ω A I 4 Ω E איור לשאלה 5 V שאלה 6 באיור לשאלה 6 נתונה רשת חשמלית. א. רשום את המשוואה האופיינית בין הנקודות ב. חשב את שורשי המשוואה האופיינית.. ab ג. חשב את התדירות הטבעית של הרשת החשמלית. a Ω C. µf L Hy 4 kω b איור לשאלה 6 המשך בעמוד 6

6 אלקטרוניקה ומחשבים ה, שאלה 7 א. עליך לתכנן מסנן רשת π מעבירת גבוהים מטיפוס k קבוע, שתדר הקיטעון שלו הוא khz והתנגדות התכנון (ההתנגדות האופיינית) שלו היא. o = 6 Ω חשב את ערכי הרכיבים ברשת הדרושה. ב. סרטט את המעגל החשמלי של המסנן, וציין בו את ערכי הרכיבים. ג. חשב את ניחות המסנן (ביחידות (neper בתדר של. khz V שאלה 8 א. לצורך קביעת פרמטרי ABCD של רשת הזוגיים המסורטטת באיור לשאלה 8 חובר לכניסה מתח של V ובוצעו המדידות הבאות:. כאשר הדקי המוצא V היו בריקם נמדד:. V = 5. V, I = 5. A מתח של V. I = A, I היו מקוצרים נמדד: = A 3 3. כאשר הדקי המוצא V ב. חשב את פרמטרי ABCD על פי תוצאות המדידות הנ"ל. חשב את ערכו של I במוצא רשת הזוגיים הנ"ל, אם מחברים לכניסה ולמוצא עומס של. Ω V V V I רשת זוגיים I V איור לשאלה 8 בהצלחה! זכות היוצרים שמורה למדינת ישראל. אין להעתיק או לפרסם אלא ברשות משרד החינוך.

7 גמרנוסחאון לבתי ספר במחשבים לטכנאים ולהנדסאים ומיקרומעבדים, אביב אביב תשס"א, תשס"א, סמל סוג -הבחינה: מועד הבחינה: נספח לשאלון: מדינת ישראל משרד החינוך אסור להעביר נוסחאון זה מנבחן אחד למשנהו נוסחאון במחשבים ומיקרומעבדים לכיתה י"ד ( עמודים) ADC אוסף פקודות למיקרומעבדים 886/88 ADC destination, source Add with carry X X X X X X register, register 3(3) ADC AX, SI register, memory 9()+EA -4 ADC CX, BETA [SI] memory, register 6()+EA -4 ADC ALPHA [BX] [SI], DI register, immediate 4(4) 3-4 ADC BX, 56 memory, immediate 7(6)+EA 3-6 ADC GAMMA, 3H accumulator, immediate 4(3-4) -3 ADC AL, 5 ADD ADD destination, source Addition X X X X X X register, register 3(3) ADD CX, DX register, memory 9()+EA -4 ADD DI, [BX].ALPHA memory, register 6()+EA -4 ADD TEMP, CL register, immediate 4(4) 3-4 ADD CL, memory, immediate 7(6)+EA 3-6 ADD ALPHA, accumulator, immediate 4(3-4) -3 ADD AX, המשך בעמוד

8 נוסחאון במחשבים ומיקרומעבדים, - - AD AD destination, source Logical and O X X U X O register, register 3(3) AD AL, BL register, memory 9()+EA -4 AD CX, FLAG WOD memory, register 6()+EA -4 AD ASCII [DI], AL register, immediate 4(4) 3-4 AD CX, FH memory, immediate 7(6)+EA 3-6 AD BETA, H accumulator, immediate 4(3-4) -3 AD AX, B CALL CALL target Call a procedure X X X X X X near-proc 9(4) 3 CALL EA POC far-proc 8(3) 5 CALL FA POC memptr 6 (9)+EA -4 CALL POC TABLE [SI] regptr 6 6(3) CALL AX memptr 3 37(38)+EA 4-4 CALL [BX] TASK [SI] CLC CLC (no operands) Clear carry flag O (no operands) () CLC CLI CLI (no operands) Clear interrupt flag O (no operands) () CLI המשך בעמוד 3

9 נוסחאון במחשבים ומיקרומעבדים, CMP CMP destination, source Compare destination to source X X X X X X register, register 3(3) CMP BX, CX register, memory 9()+EA -4 CMP DH, ALPHA memory, register 9()+EA -4 CMP [BP+], SI register, immediate 4(3)+EA 3-4 CMP BL, H memory, immediate ()+EA 3-6 CMP [BX].ADA [DI], 34H accumulator, immediate 4(3-4) -3 CMP AL, B CMPS CMPS dest string, source string Flags O D I T S A P C Compare string X X X X X X dest string, source string (repeat) () CMPS BUFF, BUFF 9+/rep /rep EPE CMPS ID, KEY dest string, source string (5+/rep) DAA DAA (no operands) Decimal adjust for addition X X X X X X (no operands) 4(4) DAA DAS DAS (no operands) Decimal adjust for subtraction U X X X X X (no operands) 4(4) DAS המשך בעמוד 4

10 נוסחאון במחשבים ומיקרומעבדים, DEC DEC destination Decrement by X X X X X reg 6 3(3) DEC AX reg 8 3(3) DEC AL memory 5(5)+EA -4 DEC AAY [SI] DIV DIV source Division, unsigned U U U U U U reg 8 8-9(9) DIV CL reg (38) DIV BX mem EA -4 DIV ALPHA (35) mem DIV TABLE [SI] EA(94) I I accumulator, port Input byte or word accumulator, immed 8 () I AL, FEH accumulator, DX 8(8) I AX, DX IC IC destination Increment by X X X X X reg 6 3(3) IC CX reg 8 3(3) IC BL memory 5(5)+EA -4 IC ALPHA [DI] [BX] IT IT interrupt-type Interrupt O O immed 8 (type=3) 5(45) 5 IT 3 immed 8 (type 3) 5(47) 5 IT 67 המשך בעמוד 5

11 נוסחאון במחשבים ומיקרומעבדים, IET IET (no operands) Flags OD I T S APC Interrupt eturn (no operands) 3(8) 3 IET JC JC short-label Jump if carry short-label 6 or JC CAY SET 4(3 or 4) JE/J JE/J short-label Jump if equal/jump if zero short-label 6 or J EO 4(3 or 4) JMP JMP target Jump short-label 5(3) JMP SHOT near-label 5(3) 3 JMP WITHI SEGMET far-label 5(3) 5 JMP FA LABEL memptr 6 8(7)+EA -4 JMP [BX] TAGET regptr 6 () JMP CX memptr 3 4(6)+EA -4 JMP OTHE.SEG [SI] JC JC short-label Jump if not carry short-label 6 or JC OT CAY 4(3 or 4) המשך בעמוד 6

12 נוסחאון במחשבים ומיקרומעבדים, JE/J JE/J short-label Jump if not equal/jump if not zero short-label 6 or - JE OT_EQUAL 4(3 or 4) LEA LEA destination, source Load effective address reg 6, mem 6 (6)+EA - -4 LEA BX, [BP] [DI] LOOP LOOP short-label Loop short label 7/5(5/5) - LOOP AGAI MOV MOV destination, source Move memory, accumulator (9) 3 MOV AAY [SI], AL accumulator, memory (8) 3 MOV AX, TEMP_ESULT register, register () - MOV AX, CX register, memory 8()+EA -4 MOV BP, STACK TOP memory, register 9(9)+EA -4 MOV COUT [DI], CX register, immediate 4(3-4) -3 MOV CL, memory, immediate (-3) 3-6 MOV MASK [BX] [SI], CH +EA seg-reg, reg 6 () - MOV ES, CX seg-reg, mem 6 8(9)+EA -4 MOV DS, SEGMET_BASE reg 6, seg-reg () - MOV BP, SS memory, seg-reg 9()+EA -4 MOV [BX] SEG_SAVE, CS המשך בעמוד 7

13 נוסחאון במחשבים ומיקרומעבדים, MOVSB/MOVSW MOVSB/MOVSW (no operands) Move string (byte/word) (no operands) 8(9) MOVSB (repeat) (no operands) 9+7/rep /rep EP MOVSW (8+8/rep) MUL MUL source OD I T S A P C Flags Multiplication, unsigned X U U U U X reg MUL BL (6-8) reg MUL CX (35-37) mem MUL MOTH [SI] EA(3-34) mem MUL BAUD_ATE EA(4-43) OP OP (no operands) o Operation (no operands) 3(3) - OP OT OT destination Logical not register 3(3) OT AX memory 6(3)+EA -4 OT CHAACTE המשך בעמוד 8

14 נוסחאון במחשבים ומיקרומעבדים, O O destination, source Logical inclusive or O X X U X O register, register 3(3) O AL, BL register, memory 9()+EA -4 O DX, POT ID [DI] memory, register 6()+EA -4 O FLAG BYTE, CL accumulator, immediate 4(3-4) -3 O AL, B register, immediate 4(4) 3-4 O CX, H memory, immediate 7(6)+EA 3-6 O [BX].CMD WOD, CFH OUT OUT port, accumulator Output byte or word immed 8, accumulator (9) OUT 44, AX DX, accumulator 8(7) OUT DX, AL POP POP destination Pop word off stack register 8() POP DX seg-reg (CS illegal) 8(8) POP DS memory 7()+EA -4 POP PAAMETE PUSH PUSH source Push word onto stack register () PUSH SI seg-reg (CS legal) (9) PUSH ES memory 6(6)+EA -4 PUSH ETU CODE [SI] המשך בעמוד 9

15 נוסחאון במחשבים ומיקרומעבדים, CL CL destination, count otate left through carry X C register, () CL CX, register, CL 8+4/ CL AL, CL bit(5+/bit) memory, 5(5)+EA -4 CL ALPHA, memory, CL +4/ -4 CL [BP].PAAM, CL bit(7+ /bit)+ea register, n (5+/Bit) 3 CL CX, 5 memory, n (7+/bit) 3-5 CL ALPHA, 5 C C destination, count otate right through carry X C register, () C BX, register, CL 8+4/ C BL, CL bit(5+/bit) memory, 5(5)+EA -4 C [BX].STATUS, memory, CL +4/ -4 C AAY [DI], CL bit(7+ /bit)+ea register, n (5+/bit) 3 C BX, 5 memory, n (7+/bit) 3-5 C ALPHA, 5 EP EP (no operands) epeat string operation (no operands) () EP MOVS DEST, SCE המשך בעמוד

16 נוסחאון במחשבים ומיקרומעבדים, - - ET ET optional-pop-value eturn from procedure (intra-segment, no pop) 6(6) ET (intra-segment, pop) (8) 3 ET 4 (inter-segment, no pop) 6() ET (inter-segment, pop) 5(5) 3 ET OL OL destination, count otate left X X register, () OL BX, register, CL 8+4/ OL DI, CL bit(5+/bit) memory, 5(5)+EA -4 OL FLAG BYTE [DI], memory, CL +4/ -4 OL ALPHA, CL bit(7+ /bit)+ea register, n (5+/bit) 3 OL BX, 5 memory, n (7+/bit) 3-5 OL BETA, 5 O O destination, count otate right X X register, () O BX, register, CL 8+4/ O BX, CL bit(5+/bit) memory, 5(5)+EA -4 O POT STATUS, memory, CL +4/ -4 O CMD WOD, CL bit(7+ /bit)+ea register, n (5+/bit) 3 O BX, 5 memory, n (7+/bit) 3-5 O BETA, 5 המשך בעמוד

17 נוסחאון במחשבים ומיקרומעבדים, - - SBB SBB destination, source Subtract with borrow Flags O D I T S A P C X X X X X X register, register 3(3) SBB BX, CX register, memory 9()+EA -4 SBB DI, [BX].PAYMET memory, register 6()+EA -4 SBB BALACE, AX accumulator, immediate 4(3-4) -3 SBB AX, register, immediate 4(4) 3-4 SBB CL, memory, immediate 7(6)+EA 3-6 SBB COUT [SI], STC STC (no operands) Set carry flag C (no operands) () STC STI STI (no operands) Set interrupt enable flag (no operands) () STI SUB SUB destination,source Subtraction Flags O D I T S A P C X X X X X X register, register 3(3) SUB CX, BX register, memory 9()+EA -4 SUB DX, MATH TOTAL [SI] memory, register 6()+EA -4 SUB [BP+], CL accumulator, immediate 4(3-4) -3 SUB AL, register, immediate 4(4) 3-4 SUB SI, 58 memory, immediate 7(6)+EA 3-6 SUB [BP].BALACE, המשך בעמוד

18 נוסחאון במחשבים ומיקרומעבדים, - - TEST TEST destination, source Test or non-destructive logical and Flags O D I T S A P C X X X U X O register, register 3(3) TEST SI, DI register, memory 9()+EA -4 TEST SI, ED COUT accumulator, immediate 4(3-4) -3 TEST AL, B register, immediate 5(4) 3-4 TEST BX, CC4H memory, immediate ()+EA 3-6 TEST ETU COUT, H XCHG XCHG destination, source Exchange accumulator, reg 6 3(3) XCHG AX, BX memory, register 7(7)+EA -4 XCHG SEMAPHOE, AX register, register 4(4) XCHG AL, BL XLAT XLAT source-table Translate source-table () XLAT ASCII TAB XO XO destination, source Logical exclusive or Flags O D I T S A P C X X X U X O register, register 3(3) XO CX, BX register, memory 9()+EA -4 XO CL, MASK BYTE memory, register 6()+EA -4 XO ALPHA [SI], DX accumulator, immediate 4(3-4) -3 XO AL, B register, immediate 4(4) 3-4 XO SI, CH memory, immediate 7(6)+EA 3-6 XO ETU CODE, DH בהצלחה!

19 גמר נוסחאון לבתי ספר בתורת לטכנאים הרשת, אביב ולהנדסאים תשס"א אביב סמלתשס"א, סוג -הבחינה: מועד הבחינה: נספח לשאלון: Ï È appleè Ó משרד החינוך אסור להעביר נוסחאון זה מנבחן אחד למשנהו. נוסחאון בתורת הרשת לכיתה י"ד ( עמודים) משפט מילר I ' I + + V V פירוק הרשת לשתי רשתות I I V V יחס המתחים ברשתות A A = V V ' = A ' A = A המשך בעמוד

20 נוסחאון בתורת הרשת, אביב תשס"א סמל ההמרה בין משולש וכוכב Y Y A = = A B A + B + C B = = A C A + B + C C = = B C A + B + C B 3 A C המשך בעמוד 3

21 נוסחאון בתורת הרשת, אביב תשס"א סמל מקדמי ABCD של זוגיים A B C D A B A + B B A B B A A B A + B B A B C + B C B A + B + C A C + B A B A A B A + B A B B A B A B A A + B B A המשך בעמוד 4

22 נוסחאון בתורת הרשת, אביב תשס"א סמל מקדמי ו Y של זוגיים Y = Y Y = Y Y A B A + B B B A A A + B A A B B A B B A + B A + B A A B A A ( ) ( ) + ( ) A B C A ( ) B + C A C C ( ) A + B A + B + C A + B + C A + B + C A + B A B B B + C B C B A A B A + B A B A + B A + B A B A B A B A + B A B I הערה: זרם הכניסה I וזרם היציאה נכנסים לרשת. המשך בעמוד 5

23 נוסחאון בתורת הרשת, אביב תשס"א סמל טבלה השוואתית של מקדמי זוגיים [] [Y] A B C D [h] [g] [] Y Y Y Y Y Y Y Y A C C AD BC C D C h h h h h h h g g g g g g g [Y] Y Y Y Y D B B ( AD BC) B A B h h h h h h h g g g g g g g A B C D Y Y Y Y Y Y Y A C B D h h h h h h h g g g g g g g [h] Y Y Y Y Y Y Y B D D AD BC D C D h h h h g g g g g g g g [g] Y Y Y Y Y Y Y C A A ( AD BC) A B A h h h h h h h h g g g g הערות: א. עבור מקדמי ABCD זרם המוצא לרשת. יוצא מהרשת, עבור מקדמי Y ו זרם המוצא I נכנס המשך בעמוד 6 I h ב. g, Y, ו הם דטרמינאנטים של המטריצות, בהתאמה.

24 נוסחאון בתורת הרשת, אביב תשס"א סמל רשתות זוגיים עכבה אופיינית עכבת המבוא בקצר O SC [ Ω] [ Ω] = O SC OC עכבת המבוא בנתק מקדם זוגיים OC B [ Ω] O = B C מקדם זוגיים C עכבת הבבואה O [ Ω] עכבת המבוא בקצר SC [ Ω] = O SC OC עכבת המבוא בנתק עכבת הבבואה OC O [ Ω] [ Ω] = O SC OC עכבת המבוא בקצר (מהצד השני) SC [ Ω] עכבת המבוא בנתק (מהצד השני) OC [ Ω] קבוע ההתפשטות γ γ α+ jβ α e = e = e β קבוע הניחות neper = 8.69 db קבוע המופע, זווית המופע בין הזרמים I ו I α [nepers] β [rad] α I e = I המשך בעמוד 7

25 נוסחאון בתורת הרשת, אביב תשס"א סמל מסננים התנגדות אופיינית O [ Ω] O = L C LPF קבוע K תדר פוגה fc [ Hz] fc = π LC כאשר W > W c α= cosh W W c כאשר W < W c W β= sin W c COSTAT - K LOW PASS FILTES COFIGUATIO ATTEUATIO IMPEDACE + - L L I C "T" (FULL SECTIO) I + - ATTE. (db) f c o I f c + - L I C I' + - ATTE. (db) o I ' I "L" (HALF SECTIO) f c f c L I' C C I' ATTE. (db) "Pi" f c o LL= = C C TTf πf = c TTf π f c o o I ' f c WHEE: o =LIE IMPEDACE המשך בעמוד 8

26 נוסחאון בתורת הרשת, אביב תשס"א סמל מסננים (המשך) HPF קבוע K תדר פוגה fc [ Hz] f c = 4π LC כאשר W < W c α= cosh W W c כאשר W > W c β= sin W c W COSTAT - K HIGH PASS FILTES COFIGUATIO ATTEUATIO IMPEDACE C C o I I L I "T" (FULL SECTIO) f c f c C I ' I L I ' o I "L" (HALF SECTIO) C f c f c I ' I ' L L I ' o "Pi" o L = 4πf c f c C = 4πf c o f c WHEE: o = LIE IMPEDACE המשך בעמוד 9

27 נוסחאון בתורת הרשת, אביב תשס"א סמל מנחתים א. חוליות סימטריות P I = i = i Po Io [ db]= log חוליה T סימטרית A A A = + B התנגדויות העומס והמקור B = חוליה Π סימטרית B A = C = + A התנגדויות העומס והמקור A B = המשך בעמוד

28 - - א"סשת ביבא,תשרה תרותב ןואחסונ 755 למס.ב תוירטמיסא תוילוח הילוח תירטמיסא T A C B רוקמה תודגנתה סמועה תודגתה תירטמיסא Π הילוח B A C רוקמה תודגנתה סמועה תודגתה דומעב ךשמה S S S A B C = + = = = + A B B C B = + = + = = + = + P P I I db i o i o = = [ ]= log

29 נוסחאון בתורת הרשת, אביב תשס"א סמל משוואה אופיינית s + αs+ ω = ( ) αt yt ( ) = Y ❷ ❽➂➎➂ + Ae sin ωm t+ Φ α y t Y Ate t αt ()= ❷ ❽➂➎➂ + + Be α t yt ()= Y ❷ ❽➂➎➂ + Ae + B e α t שני קטבים מרוכבים: שני קטבים ממשיים וזהים: שני קטבים ממשיים ושונים: גורם הטיב תדר התהודה רוחב הפס Q f [ Hz] f [ Hz] Q = f o f מעגלי LC Áψ

30 אלקטרוניקה ומחשבים ה, נספח ג', - - (6 עמודים) נספח ג' לשאלה לשאלון 755, קיץ תשס"א 8C54 CMOS Programmable Interval Timer Features 8MHz to MHz Clock Input Frequency Compatible with MOS Enhanced Version of MOS 853 Three Independent 6-Bit Counters Six Programmable Counter Modes Status ead Back Command Binary or BCD Counting Fully TTL Compatible Single 5V Power Supply Low Power - ICCSB µA - ICCOP ma at 8MHz Operating Temperature anges - C8C o C to +7 o C - I8C o C to +85 o C - M8C o C to +5 o C Description The Harris 8C54 is a high performance CMOS Programmable Interval Timer manufactured using an advanced micron CMOS process. The 8C54 has three independently programmable and functional 6-bit counters, each capable of handling clock input frequencies of up to 8MHz (8C54) or MHz (8C54-) or MHz (8C54-). The high speed and industry standard configuration of the 8C54 make it compatible with the Harris 8C86, 8C88, and 8C86 CMOS microprocessors along with many other industry standard processors. Six programmable timer modes allow the 8C54 to be used as an event counter, elapsed time indicator, programmable one-shot, and many other applications. Static CMOS circuit design insures low power operation. The Harris advanced CMOS process results in a significant reduction in power with performance equal to or greater than existing equivalent products. Pinouts 8C54 (PDIP, CEDIP, SOIC) TOP VIEW 8C54 (PLCC/CLCC) TOP VIEW D7 D6 4 3 VCC W D5 D6 D7 C VCC W D D5 3 D D4 4 CS D4 5 5 C D3 5 A D3 6 4 CS D 6 9 A D D 7 D 8 CLK 9 OUT GATE CLK OUT GATE CLK GATE GD 3 OUT OUT GATE GD C OUT GATE CLK 7 3 A D 8 D 9 CLK C 9 A CLK OUT GATE המשך בעמוד

31 אלקטרוניקה ומחשבים ה, נספח ג', 8C54 Pin Description (Continued) SYMBOL DIP PI UMBE TYPE DEFIITIO CLK 8 I CLOCK : Clock input of Counter. A, A 9 - I ADDESS: Select inputs for one of the three counters or Control Word egister for read/write operations. ormally connected to the system address bus. A A SELECTS Counter Counter Counter Control Word egister CS I CHIP SELECT: A low on this input enables the 8C54 to respond to D and W signals. D and W are ignored otherwise. D I EAD: This input is low during CPU read operations. W 3 I WITE: This input is low during CPU write operations. V CC 4 V CC : The +5V power supply pin. A.µF capacitor between pins VCC and GD is recommended for decoupling. Functional Description General The 8C54 is a programmable interval timer/counter designed for use with microcomputer systems. It is a general purpose, multi-timing element that can be treated as an array of I/O ports in the system software. D 7 - D 8 DATA/ BUS BUFFE COUTE CLK GATE OUT The 8C54 solves one of the most common problems in any microcomputer system, the generation of accurate time delays under software control. Instead of setting up timing loops in software, the programmer configures the 8C54 to match his requirements and programs one of the counters for the desired delay. After the desired delay, the 8C54 will interrupt the CPU. Software overhead is minimal and variable length delays can easily be accommodated. Some of the other computer/timer functions common to microcomputers which can be implemented with the 8C54 are: eal time clock Event counter Digital one-shot Programmable rate generator Square wave generator Binary rate multiplier Complex waveform generator Complex motor controller Data Bus Buffer This three-state, bi-directional, 8-bit buffer is used to interface the 8C54 to the system bus (see Figure ). D W A A CS EAD/ WITE LOGIC COTOL WOD EGISTE ead/write Logic ITEAL BUS COUTE COUTE CLK GATE OUT CLK GATE OUT FIGUE. DATA BUS BUFFE AD EAD/WITE LOGIC FUCTIOS The ead/write Logic accepts inputs from the system bus and generates control signals for the other functional blocks of the 8C54. A and A select one of the three counters or the Control Word egister to be read from/written into. A low on the D input tells the 8C54 that the CPU is reading one of the counters. A low on the W input tells the 8C54 that the CPU is writing either a Control Word or an initial count. Both D and W are qualified by CS; D and W are ignored unless the 8C54 has been selected by holding CS low. המשך בעמוד 3

32 אלקטרוניקה ומחשבים ה, נספח ג', - 3-8C54 Control Word egister The Control Word egister (Figure ) is selected by the ead/write Logic when A, A =. If the CPU then does a write operation to the 8C54, the data is stored in the Control Word egister and is interpreted as a Control Word used to define the Counter operation. The Control Word egister can only be written to; status information is available with the ead-back Command. COTOL WOD EGISTE STATUS LATCH STATUS EGISTE ITEAL BUS C M C L D 7 - D 8 DATA/ BUS BUFFE COUTE CLK GATE OUT COTOL LOGIC CE OL M OL L D W A A CS EAD/ WITE LOGIC COTOL WOD EGISTE ITEAL BUS Counter, Counter, Counter COUTE COUTE FIGUE. COTOL WOD EGISTE AD COUTE FUCTIOS CLK GATE OUT CLK GATE OUT These three functional blocks are identical in operation, so only a single Counter will be described. The internal block diagram of a signal counter is shown in Figure 3. The counters are fully independent. Each Counter may operate in a different Mode. The Control Word egister is shown in the figure; it is not part of the Counter itself, but its contents determine how the Counter operates. The status register, shown in the figure, when latched, contains the current contents of the Control Word egister and status of the output and null count flag. (See detailed explanation of the ead-back command.) The actual counter is labeled CE (for Counting Element). It is a 6-bit presettable synchronous down counter. CLK n GATE n OUT n FIGUE 3. COUTE ITEAL BLOCK DIAGAM OLM and OLL are two 8-bit latches. OL stands for Output Latch ; the subscripts M and L for Most significant byte and Least significant byte, respectively. Both are normally referred to as one unit and called just OL. These latches normally follow the CE, but if a suitable Counter Latch Command is sent to the 8C54, the latches latch the present count until read by the CPU and then return to following the CE. One latch at a time is enabled by the counter s Control Logic to drive the internal bus. This is how the 6-bit Counter communicates over the 8-bit internal bus. ote that the CE itself cannot be read; whenever you read the count, it is the OL that is being read. Similarly, there are two 8-bit registers called CM and CL (for Count egister ). Both are normally referred to as one unit and called just C. When a new count is written to the Counter, the count is stored in the C and later transferred to the CE. The Control Logic allows one register at a time to be loaded from the internal bus. Both bytes are transferred to the CE simultaneously. CM and CL are cleared when the Counter is programmed for one byte counts (either most significant byte only or least significant byte only) the other byte will be zero. ote that the CE cannot be written into; whenever a count is written, it is written into the C. The Control Logic is also shown in the diagram. CLK n, GATE n, and OUT n are all connected to the outside world through the Control Logic. 8C54 System Interface The 8C54 is treated by the system software as an array of peripheral I/O ports; three are counters and the fourth is a control register for MODE programming. Basically, the select inputs A, A connect to the A, A address bus signals of the CPU. The CS can be derived directly from the address bus using a linear select method or it can be connected to the output of a decoder. המשך בעמוד 4

33 אלקטרוניקה ומחשבים ה, נספח ג', 4 8C54 Operational Description General After power-up, the state of the 8C54 is undefined. The Mode, count value, and output of all Counters are undefined. How each Counter operates is determined when it is programmed. Each Counter must be programmed before it can be used. Unused counters need not be programmed. Programming the 8C54 Counters are programmed by writing a Control Word and then an initial count. All Control Words are written into the Control Word egister, which is selected when A, A =. The Control Word specifies which Counter is being programmed. By contrast, initial counts are written into the Counters, not the Control Word egister. The A, A inputs are used to select the Counter to be written into. The format of the initial count is determined by the Control Word used. A A A A COUTE Write Operations CS OUT GATE CLK FIGUE 4. 8C54 SYSTEM ITEFACE The programming procedure for the 8C54 is very flexible. Only two conventions need to be remembered:. For Each Counter, the Control Word must be written before the initial count is written.. The initial count must follow the count format specified in the Control Word (least significant byte only, most significant byte only, or least significant byte and then most significant byte). Since the Control Word egister and the three Counters have separate addresses (selected by the A, A inputs), and each Control Word specifies the Counter it applies to (SC, SC bits), no special instruction sequence is required. Any programming sequence that follows the conventions above is acceptable. Control Word Format ADDESS BUS (6) COTOL BUS DATA BUS (8) A, A = ; CS = ; D = ; W = 8 D - D7 8C54 COUTE OUT GATE CLK I/O I/OW W D7 D6 D5 D4 D3 D D D SC SC W W M M M BCD D COUTE OUT GATE CLK SC - Select Counter SC SC Select Counter Select Counter Select Counter ead-back Command (See ead Operations) W - ead/write W W Counter Latch Command (See ead Operations) ead/write least significant byte only. ead/write most significant byte only. ead/write least significant byte first, then most significant byte. M - Mode M M M Mode Mode X Mode X Mode 3 Mode 4 Mode 5 BCD - Binary Coded Decimal Binary Counter 6-bit Binary Coded Decimal (BCD) Counter (4 Decades) OTE: Don t Care bits (X) should be to insure compatibility with future products. Possible Programming Sequence A A Control Word - Counter LSB of Count - Counter MSB of Count - Counter Control Word - Counter LSB of Count - Counter MSB of Count - Counter Control Word - Counter LSB of Count - Counter MSB of Count - Counter Possible Programming Sequence A A Control Word - Counter Control Word - Counter Control Word - Counter LSB of Count - Counter המשך בעמוד 5

34 אלקטרוניקה ומחשבים ה, נספח ג', - 5-8C54 Possible Programming Sequence (Continued) LSB of Count - Counter LSB of Count - Counter MSB of Count - Counter MSB of Count - Counter MSB of Count - Counter Possible Programming Sequence A A Control Word - Counter Control Word - Counter Control Word - Counter LSB of Count - Counter MSB of Count - Counter LSB of Count - Counter MSB of Count - Counter LSB of Count - Counter MSB of Count - Counter Possible Programming Sequence A A Control Word - Counter Control Word - Counter LSB of Count - Counter Control Word - Counter LSB of Count - Counter MSB of Count - Counter LSB of Count - Counter MSB of Count - Counter MSB of Count - Counter OTE: In all four examples, all counters are programmed to ead/write two-byte counts. These are only four of many programming sequences. A new initial count may be written to a Counter at any time without affecting the Counter s programmed Mode in any way. Counting will be affected as described in the Mode definitions. The new count must follow the programmed count format. If a Counter is programmed to read/write two-byte counts, the following precaution applies. A program must not transfer control between writing the first and second byte to another routine which also writes into that same Counter. Otherwise, the Counter will be loaded with an incorrect count. ead Operations It is often desirable to read the value of a Counter without disturbing the count in progress. This is easily done in the 8C54. There are three possible methods for reading the Counters. The first is through the ead-back command, which is A A explained later. The second is a simple read operation of the Counter, which is selected with the A, A inputs. The only requirement is that the CLK input of the selected Counter must be inhibited by using either the GATE input or external logic. Otherwise, the count may be in process of changing when it is read, giving an undefined result. Counter Latch Command The other method for reading the Counters involves a special software command called the Counter Latch Command. Like a Control Word, this command is written to the Control Word egister, which is selected when A, A =. Also, like a Control Word, the SC, SC bits select one of the three Counters, but two other bits, D5 and D4, distinguish this command from a Control Word.. A, A = ; CS = ; D = ; W = D7 D6 D5 D4 D3 D D D SC SC X X X X SC, SC - specify counter to be latched SC SC COUTE ead-back Command D5, D4 - designates Counter Latch Command, X - Don t Care. OTE: Don t Care bits (X) should be to insure compatibility with future products. The selected Counter s output latch (OL) latches the count when the Counter Latch Command is received. This count is held in the latch until it is read by the CPU (or until the Counter is reprogrammed). The count is then unlatched automatically and the OL returns to following the counting element (CE). This allows reading the contents of the Counters on the fly without affecting counting in progress. Multiple Counter Latch Commands may be used to latch more than one Counter. Each latched Counter s OL holds its count until read. Counter Latch Commands do not affect the programmed Mode of the Counter in any way. If a Counter is latched and then, some time later, latched again before the count is read, the second Counter Latch Command is ignored. The count read will be the count at the time the first Counter Latch Command was issued. With either method, the count must be read according to the programmed format; specifically, if the Counter is programmed for two byte counts, two bytes must be read. The two bytes do not have to be read one right after the other; read or write or programming operations of other Counters may be inserted between them. Another feature of the 8C54 is that reads and writes of the same Counter may be interleaved; for example, if the Counter is programmed for two byte counts, the following sequence is valid. המשך בעמוד 6

35 אלקטרוניקה ומחשבים ה, נספח ג', 6 8C54 Mode 3: Square Wave Mode Mode 3 is typically used for Baud rate generation. Mode 3 is similar to Mode except for the duty cycle of OUT. OUT will initially be high. When half the initial count has expired, OUT goes low for the remainder of the count. Mode 3 is periodic; the sequence above is repeated indefinitely. An initial count of results in a square wave with a period of CLK cycles. GATE = enables counting; GATE = disables counting. If GATE goes low while OUT is low, OUT is set high immediately; no CLK pulse is required. A trigger reloads the Counter with the initial count on the next CLK pulse. Thus the GATE input can be used to synchronize the Counter. After writing a Control Word and initial count, the Counter will be loaded on the next CLK pulse. This allows the Counter to be synchronized by software also. Writing a new count while counting does not affect the current counting sequence. If a trigger is received after writing a new count but before the end of the current half-cycle of the square wave, the Counter will be loaded with the new count on the next CLK pulse and counting will continue from the new count. Otherwise, the new count will be loaded at the end of the current half-cycle. W CLK GATE OUT W CLK CW = 6 LSB = 4 CW = 6 LSB = Mode 3 is Implemented as Follows: EVE COUTS: OUT is initially high. The initial count is loaded on one CLK pulse and then is decremented by two on succeeding CLK pulses. When the count expires, OUT changes value and the Counter is reloaded with the initial count. The above process is repeated indefinitely. ODD COUTS: OUT is initially high. The initial count is loaded on one CLK pulse, decremented by one on the next CLK pulse, and then decremented by two on succeeding CLK pulses. When the count expires, OUT goes low and the Counter is reloaded with the initial count. The count is decremented by three on the next CLK pulse, and then by two on succeeding CLK pulses. When the count expires, OUT goes high again and the Counter is reloaded with the initial count. The above process is repeated indefinitely. So for odd counts, OUT will be high for ( + )/ counts and low for ( - )/ counts. Mode 4: Software Triggered Mode OUT will be initially high. When the initial count expires, OUT will go low for one CLK pulse then go high again. The counting sequence is Triggered by writing the initial count. GATE = enables counting; GATE = disables counting. GATE has no effect on OUT. After writing a Control Word and initial count, the Counter will be loaded on the next CLK pulse. This CLK pulse does not decrement the count, so for an initial count of, OUT does not strobe low until + CLK pulses after the initial count is written. If a new count is written during counting, it will be loaded on the next CLK pulse and counting will continue from the new count. If a two-byte count is written, the following happens: ()Writing the first byte has no effect on counting. () Writing the second byte allows the new count to be loaded on the next CLK pulse. This allows the sequence to be retriggered by software. OUT strobes low + CLK pulses after the new count of is written. GATE OUT CW = 6 LSB = 4 W CLK GATE OUT FIGUE. MODE 3 בהצלחה!